تست JTAG

تعریف JTAG

گروه اقدام مشترک تست (JTAG) نام عمومی است که بعدها به عنوان استاندارد IEEE1149.1 پورت دسترسی تست استاندارد و معماری اسکن – مرزی تبدیل شد.

TDI) Test Data In) ورود داده از پروگرامر به دستگاه در حال تست

TDO) Test Data Out) خروج داده از دستگاه در حال تست به پروگرامر

TCK) Test Clock) این پالس برای همزمانی میان دستگاه مورد تست و پروگرامر است.

TMS) Test Mode Select) از طریق این پورت حالت‌های مختلف تست انتخاب می‌شود

TRST (Test Reset) optional این پایه از پروگرامر به ریست دستگاه متصل می‌شود و قبل از شروع کار، آن را بازنشانی می‌کند.

1- اپلیکیشن JTAG برای CPLD/FPGA:

اپلیکیشن JTAG برای CPLD/FPGA به سخت‌افزار پروگرامر دستگاه اجازه می‌دهد تا داده‌ها را به حافظه دستگاه غیر – فرار (GPLDs) انتقال داده شوند. برخی از پروگرامرهای (برنامه‌نویسان) دستگاه، برای هدفی دوگانه؛ برنامه‌ریزی و اشکال‌زدایی دستگاه، بکار می‌روند. در مورد FPGA، دستگاههای با حافظه فرار را نیز می‌توان از طریق پورت JTAG و به طور طبیعی در طی کار توسعه برنامه‌ریزی نمود. علاوه بر این، قطعات جدیدتر، به عنوان مثال، Xilinx Virtex-5، قابلیت نظارت داخلی، از طریق پورت JTAG دارند.

2- نرم‌افزار و سخت‌افزار GPLD/FPGAs که برای تست عملکرد توسعه یافته‌اند:

  • توسعه سخت‌افزارهای مختلف برای انطباق با قطعات مختلف در حال تست.
  • توسعه برنامه برای تست CPLD/FPGA با HDL (زبان توصیف سخت‌افزار)، و تالیف (کامپایل) برنامه برای تولید اسمبلی که دستگاهی برای پروگرام کردن فایل‌ها است. فایل‌های برنامه‌نویسی دستگاه درون حافظه دستگاه داخلی، با استفاده از سخت‌افزار پروگرامر دستگاه JTAG بارگذاری کنید.

3- چه تست‌هایی را می‌توانیم انجام دهیم:

  • JTAG ID CODE را چک کنید. همه CPLD/FPGA یک JTAG ID CODE دارند.
  • شماره قطعه (پارت نامبر) را چک کنید، می‌توانید شماره قطعه را از CPLD/FPGA از طریق JTAG بخوانید.
  • تست عملکرد، می‌توانید LUT, CLB, Memory, PLL, IO pins را چک کنید.

4- مورد موفق FPGA – EP1C12F256

الف. سخت‌افزار

ب. چیدمان (جانمایی) PCB

ج. RTL پس از کامپایل کردن

د. JTAG ID و شماره قطعه، برنامه بارگیری، تست عملکرد را بررسی کنید.